1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
363
364
365
366
367
368
369
370
371
372
373
374
375
376
377
378
379
380
381
382
383
384
385
386
387
388
389
390
391
392
393
394
395
396
397
398
399
400
401
402
403
404
405
406
407
408
409
410
411
412
413
414
415
416
417
418
419
420
421
422
423
424
|
@/*****************************************************************************
@*
@* Copyright (C) 2012 Ittiam Systems Pvt Ltd, Bangalore
@*
@* Licensed under the Apache License, Version 2.0 (the "License");
@* you may not use this file except in compliance with the License.
@* You may obtain a copy of the License at:
@*
@* http://www.apache.org/licenses/LICENSE-2.0
@*
@* Unless required by applicable law or agreed to in writing, software
@* distributed under the License is distributed on an "AS IS" BASIS,
@* WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
@* See the License for the specific language governing permissions and
@* limitations under the License.
@*
@*****************************************************************************/
@/**
@*******************************************************************************
@* @file
@* ihevc_intra_pred_filters_vert.s
@*
@* @brief
@* contains function definitions for intra prediction dc filtering.
@* functions are coded using neon intrinsics and can be compiled using
@* rvct
@*
@* @author
@* akshaya mukund
@*
@* @par list of functions:
@*
@*
@* @remarks
@* none
@*
@*******************************************************************************
@*/
@/**
@*******************************************************************************
@*
@* @brief
@* luma intraprediction filter for dc input
@*
@* @par description:
@*
@* @param[in] pu1_ref
@* uword8 pointer to the source
@*
@* @param[out] pu1_dst
@* uword8 pointer to the destination
@*
@* @param[in] src_strd
@* integer source stride
@*
@* @param[in] dst_strd
@* integer destination stride
@*
@* @param[in] nt
@* size of tranform block
@*
@* @param[in] mode
@* type of filtering
@*
@* @returns
@*
@* @remarks
@* none
@*
@*******************************************************************************
@*/
@void ihevc_intra_pred_luma_ver(uword8* pu1_ref,
@ word32 src_strd,
@ uword8* pu1_dst,
@ word32 dst_strd,
@ word32 nt,
@ word32 mode)
@
@**************variables vs registers*****************************************
@r0 => *pu1_ref
@r1 => src_strd
@r2 => *pu1_dst
@r3 => dst_strd
@stack contents from #104
@ nt
@ mode
.equ nt_offset, 104
.text
.align 4
.globl ihevc_intra_pred_luma_ver_a9q
.type ihevc_intra_pred_luma_ver_a9q, %function
ihevc_intra_pred_luma_ver_a9q:
stmfd sp!, {r4-r12, r14} @stack stores the values of the arguments
vpush {d8 - d15}
ldr r4,[sp,#nt_offset] @loads nt
lsl r5, r4, #1 @2nt
cmp r4, #16
beq blk_16
blt blk_4_8
add r5, r5, #1 @2nt+1
add r6, r0, r5 @&src[2nt+1]
copy_32:
add r5, r2, r3
vld1.8 {d20,d21}, [r6]! @16 loads (col 0:15)
add r8, r5, r3
add r10, r8, r3
vld1.8 {d22,d23}, [r6] @16 loads (col 16:31)
lsl r11, r3, #2
add r11, r11, #0xfffffff0
vst1.8 {d20,d21}, [r2]!
vst1.8 {d20,d21}, [r5]!
vst1.8 {d20,d21}, [r8]!
vst1.8 {d20,d21}, [r10]!
vst1.8 {d22,d23}, [r2], r11
vst1.8 {d22,d23}, [r5], r11
vst1.8 {d22,d23}, [r8], r11
vst1.8 {d22,d23}, [r10], r11
subs r4, r4, #8
kernel_copy_32:
vst1.8 {d20,d21}, [r2]!
vst1.8 {d20,d21}, [r5]!
vst1.8 {d20,d21}, [r8]!
vst1.8 {d20,d21}, [r10]!
vst1.8 {d22,d23}, [r2], r11
vst1.8 {d22,d23}, [r5], r11
vst1.8 {d22,d23}, [r8], r11
vst1.8 {d22,d23}, [r10], r11
subs r4, r4, #8
vst1.8 {d20,d21}, [r2]!
vst1.8 {d20,d21}, [r5]!
vst1.8 {d20,d21}, [r8]!
vst1.8 {d20,d21}, [r10]!
vst1.8 {d22,d23}, [r2], r11
vst1.8 {d22,d23}, [r5], r11
vst1.8 {d22,d23}, [r8], r11
vst1.8 {d22,d23}, [r10], r11
bne kernel_copy_32
vst1.8 {d20,d21}, [r2]!
vst1.8 {d20,d21}, [r5]!
vst1.8 {d20,d21}, [r8]!
vst1.8 {d20,d21}, [r10]!
vst1.8 {d22,d23}, [r2], r11
vst1.8 {d22,d23}, [r5], r11
vst1.8 {d22,d23}, [r8], r11
vst1.8 {d22,d23}, [r10], r11
b end_func
blk_16:
add r6, r0, r5 @&src[2nt]
ldrb r11, [r6], #1 @src[2nt]
vdup.8 q11, r11 @src[2nt]
ldrb r12, [r6] @src[2nt+1]
vld1.8 {d16,d17}, [r6] @ld for repl to cols src[2nt+1+col(0:15)] (0 ignored for stores)
add r6, r6, #0xffffffef @subtract -9 to take it to src[2nt-1-row(15)]
vdup.8 q12, r12 @src[2nt+1]
vdup.16 q15, r12
lsl r5, r3, #3 @8*stride
vld1.8 {d26,d27}, [r6]! @load src[2nt-1-row](rows 0:15)
add r5, r2, r5 @r5 ->
vmov.i64 d18, #0x00000000000000ff
vhsub.u8 q13, q13, q11 @(src[2nt-1-row] - src[2nt])>>1
@vsubl.u8 q0, d26, d22
@vsubl.u8 q14, d27, d22
@vshr.s16 q0, q0, #1
@vshr.s16 q14, q14, #1
vmov.i64 d19, d17
@vaddl.s8 q0, d24, d26
vmovl.s8 q0, d26
vmovl.s8 q14, d27
vqadd.s16 q0, q0, q15
vqadd.s16 q14, q14, q15
vmov.i64 d10, #0x00000000000000ff
@vaddl.s8 q1, d25, d27
vqmovun.s16 d25, q0
vqmovun.s16 d24, q14
@vmovn.u16 d25, q0
@vmovn.u16 d24, q1
vrev64.8 q12, q12
vmov.i64 d11, d17
vbsl d18, d24, d16 @only select row values from q12(predpixel)
vbsl d10, d25, d16
vmov.i64 d8, #0x00000000000000ff
vmov.i64 d9, d17
vmov.i64 d6, #0x00000000000000ff
vmov.i64 d7, d17
vst1.8 {d18,d19}, [r2], r3
vshr.s64 d24, d24, #8
vst1.8 {d10,d11}, [r5], r3
vshr.s64 d25, d25, #8
vbsl d8, d24, d16
vbsl d6, d25, d16
vst1.8 {d8,d9}, [r2], r3
vshr.s64 d24, d24, #8
vst1.8 {d6,d7}, [r5], r3
vshr.s64 d25, d25, #8
subs r4, #8
vmov.i64 d18, #0x00000000000000ff
@vmov.i64 d19, d17
vmov.i64 d10, #0x00000000000000ff
@vmov.i64 d11, d17
loop_16:
vmov.i64 d8, #0x00000000000000ff
vmov.i64 d6, #0x00000000000000ff
vbsl d18, d24, d16 @only select row values from q12(predpixel)
vbsl d10, d25, d16
vst1.8 {d18,d19}, [r2], r3
vshr.s64 d24, d24, #8
vst1.8 {d10,d11}, [r5], r3
vshr.s64 d25, d25, #8
vmov.i64 d18, #0x00000000000000ff
vmov.i64 d10, #0x00000000000000ff
vbsl d8, d24, d16
vbsl d6, d25, d16
vst1.8 {d8,d9}, [r2], r3
vshr.s64 d24, d24, #8
vst1.8 {d6,d7}, [r5], r3
vshr.s64 d25, d25, #8
subs r4, r4, #4
bne loop_16
vmov.i64 d8, #0x00000000000000ff
vmov.i64 d6, #0x00000000000000ff
vbsl d18, d24, d16 @only select row values from q12(predpixel)
vbsl d10, d25, d16
vst1.8 {d18,d19}, [r2], r3
vshr.s64 d24, d24, #8
vst1.8 {d10,d11}, [r5], r3
vshr.s64 d25, d25, #8
vbsl d8, d24, d16
vbsl d6, d25, d16
vst1.8 {d8,d9}, [r2], r3
vst1.8 {d6,d7}, [r5], r3
b end_func
blk_4_8:
vmov.i64 d11, #0x00000000000000ff
add r6, r0, r5 @&src[2nt]
vmov.i64 d10, #0x00000000000000ff
ldrb r11, [r6], #1 @src[2nt]
vdup.8 d22, r11 @src[2nt]
ldrb r12, [r6] @src[2nt+1]
vld1.8 d16, [r6] @ld for repl to cols src[2nt+1+col(0:3 or 0:7)](0 ignored for st)
add r6, r6, #0xfffffff7 @subtract -9 to take it to src[2nt-1-row(15)]
vdup.8 d24, r12 @src[2nt+1]
vdup.16 q15, r12
vld1.8 d26, [r6]! @load src[2nt-1-row](rows 0:15)
vmov.i64 d18, #0x00000000000000ff
vhsub.u8 d26, d26, d22 @(src[2nt-1-row] - src[2nt])>>1
@vsubl.u8 q13, d26, d22
@vshr.s16 q13, q13, #1
vmov.i64 d19, #0x00000000000000ff
vmovl.s8 q13, d26
@vaddl.s8 q0, d24, d26
vqadd.s16 q0, q13, q15
vqmovun.s16 d24, q0
@vmovn.s16 d24, q0
vrev64.8 d24, d24
cmp r4, #4
beq blk_4
vbsl d18, d24, d16 @only select row values from q12(predpixel)
vst1.8 d18, [r2], r3
vshr.s64 d24, d24, #8
vmov.i64 d18, #0x00000000000000ff
vbsl d19, d24, d16
vst1.8 d19, [r2], r3
vshr.s64 d24, d24, #8
vmov.i64 d19, #0x00000000000000ff
vbsl d10, d24, d16
vst1.8 d10, [r2], r3
vshr.s64 d24, d24, #8
vmov.i64 d10, #0x00000000000000ff
vbsl d11, d24, d16
vst1.8 d11, [r2], r3
vshr.s64 d24, d24, #8
vmov.i64 d11, #0x00000000000000ff
vbsl d18, d24, d16 @only select row values from q12(predpixel)
vst1.8 d18, [r2], r3
vshr.s64 d24, d24, #8
vbsl d19, d24, d16
vst1.8 d19, [r2], r3
vshr.s64 d24, d24, #8
vbsl d10, d24, d16
vst1.8 d10, [r2], r3
vshr.s64 d24, d24, #8
vbsl d11, d24, d16
vst1.8 d11, [r2], r3
vshr.s64 d24, d24, #8
b end_func
blk_4:
vbsl d18, d24, d16 @only select row values from q12(predpixel)
vst1.32 d18[0], [r2], r3
vshr.s64 d24, d24, #8
vbsl d19, d24, d16
vst1.32 d19[0], [r2], r3
vshr.s64 d24, d24, #8
vbsl d10, d24, d16
vst1.32 d10[0], [r2], r3
vshr.s64 d24, d24, #8
vbsl d11, d24, d16
vst1.32 d11[0], [r2], r3
end_func:
vpop {d8 - d15}
ldmfd sp!,{r4-r12,r15} @reload the registers from sp
|
